国内刊号:11-2175/TN
国际刊号:1002-7300
发布日期:
作者:汤瑞新,刘文重,张俊杰,李迎春,张倩武
单位:上海大学特种光纤与光接入网重点实验室 上海 200444
关键词:FPGA;并行时钟恢复算法;LEE
在卫星高速数传系统中,发射端与接收端之间不可避免存在符号定时偏差且多普勒效应会进一步放大该偏差。时钟恢复算法是消除其影响的有效手段,然而现有的时钟恢复算法在并行实现时往往存在并行路数过高导致性能下降、实现复杂度较高等问题,难以在资源受限的系统中满足更高速率及更高定时偏差容忍度的需求。本文在传统前馈时钟恢复算法实现结构的基础上,提出了一种优化的并行实现结构:通过优化定时控制器、插值滤波器及符号抽取模块的架构,使其在两倍符号率采样条件下能够高效实现符号定时计算。同时改进LEE误差检测算法,提高定时误差估计精度和定时偏差容忍度。仿真与FPGA板级测试结果表明,该结构在QPSK调制格式下,能够容忍高达±1 000×10-6的定时频率偏差,并在长期测试中保持稳定的性能。此外,在2.5 GBaud符号率的实时接收机系统中,该并行结构相比传统并行时钟恢复环路结构节省约36%的LUT资源以及45%以上的Register和20%左右的DSP资源,展现出在资源受限高速实时通信系统中的显著应用价值。
来源:2026年第2期
《电子测量技术》期刊编辑部